集成電路科學(xué)與工程(1401)是中國研究生教育一級(jí)學(xué)科,新增交叉學(xué)科。集成電路科學(xué)與工程在職研究生可授予理學(xué)、工學(xué)學(xué)位。集成電路科學(xué)與工程研究生具有知識(shí)體系綜合交叉的典型特點(diǎn)。集成電路科學(xué)與工程包含了集成納電子科學(xué)、集成電路制造工程和集成電路設(shè)計(jì)與設(shè)計(jì)自動(dòng)化等學(xué)科方向,分別致力于解決集成電路設(shè)計(jì)、制造及封測(cè)等相關(guān)核心環(huán)節(jié)的基礎(chǔ)科學(xué)及工程問題,培養(yǎng)集成電路基礎(chǔ)型人才、工程型人才、創(chuàng)新型人才及領(lǐng)軍型人才,支撐和推動(dòng)集成電路科學(xué)技術(shù)與產(chǎn)業(yè)的持續(xù)發(fā)展。
培養(yǎng)掌握集成電路基本理論、集成電路設(shè)計(jì)基本方法,掌握集成電路設(shè)計(jì)的EDA工具,熟悉電路、計(jì)算機(jī)、信號(hào)處理、通信等相關(guān)系統(tǒng)知識(shí),從事集成電路及各類電子信息系統(tǒng)的研究、設(shè)計(jì)、教學(xué)、開發(fā)及應(yīng)用,具有一定創(chuàng)新能力的高級(jí)技術(shù)人才。
主要課程:C/C++語言、數(shù)據(jù)結(jié)構(gòu)與程序設(shè)計(jì)、Verilog、電路分析基礎(chǔ)、模擬電子線路基礎(chǔ)、數(shù)字電路與系統(tǒng)設(shè)計(jì)基礎(chǔ)、計(jì)算機(jī)語言與程序設(shè)計(jì)、計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)、微機(jī)原理與應(yīng)用、數(shù)字信號(hào)處理、半導(dǎo)體器件電子學(xué)、集成電路原理與設(shè)計(jì)、集成電路工藝技術(shù)、硬件描述語言、集成電路EDA技術(shù)、嵌入式系統(tǒng)原理與設(shè)計(jì)、信號(hào)與系統(tǒng)、通信系統(tǒng)原理、自動(dòng)控制原理、計(jì)算機(jī)控制技術(shù)、版圖設(shè)計(jì)、低功耗設(shè)計(jì)等。
就業(yè)方向:可從事集成電路設(shè)計(jì)與制造、嵌入式系統(tǒng)、計(jì)算機(jī)控制技術(shù)、通信、消費(fèi)類電子等信息技術(shù)領(lǐng)域的研究、開發(fā)和教學(xué)工作。
近年來,越來越多的職場(chǎng)人士選項(xiàng)攻讀在職研究生提升自己,進(jìn)而在職場(chǎng)中獲得更多升職加薪的機(jī)會(huì)。上海財(cái)經(jīng)大學(xué)人力資源管理在職研究生主要有面授班/網(wǎng)絡(luò)班兩種授課方式可選,其中面授班均在學(xué)校上課,雙休日其中一天授課,法定節(jié)假日和寒暑假不上課;網(wǎng)絡(luò)班即網(wǎng)絡(luò)遠(yuǎn)程學(xué)習(xí),學(xué)員通過直播課堂、錄播回放、在線答疑等方式實(shí)現(xiàn),學(xué)員可自由安排學(xué)習(xí)時(shí)間,不受地域限制。
上海財(cái)經(jīng)大學(xué)在職研究生采取資格審核方式入學(xué),無需入學(xué)資格考試,免試入學(xué)。在職研究生報(bào)名條件是:本科學(xué)歷、并獲得學(xué)士學(xué)位后滿三年(原專業(yè)不限);雖無學(xué)士學(xué)位但已獲得碩士或博士學(xué)位者。滿足條件的學(xué)員全年均可向院校提交報(bào)名申請(qǐng)材料進(jìn)行報(bào)名,完成全部課程學(xué)習(xí)并通過考核可獲得結(jié)業(yè)證書;后期結(jié)業(yè)后可報(bào)名參加申碩考試,只考外國語和學(xué)科綜合2門,滿分均為100分,學(xué)員達(dá)到60分及格即可通過考試,學(xué)員通過考試并完成論文答辯后即可獲得碩士學(xué)位證書!詳情>